loglib

/*______________________________________________________________*/
/*								*/
/* LOG Library	: stdsym.def					*/
/* SCM Library	: stdsym.ddb					*/
/*								*/
/* Author	: Bartels System				*/
/* Last Revision: 2007/11/22					*/
/*______________________________________________________________*/

/*______________________________________________________________*/
/* Plan Header Part Definitions */

/* Plan Header */
part planhead : virtual;

/*______________________________________________________________*/
/* Bus shift virtual parts */

part bus_shift_1 : virtual {
	/* Shift bus 1 bit up */
	bus (r,s);
	pin ( r.0, r.1, r.2, r.3, r.4, r.5, r.6, r.7,
	      r.8, r.9,r.10,r.11,r.12,r.13,r.14,r.15,
	     r.16,r.17,r.18,r.19,r.20,r.21,r.22,r.23,
	     r.24,r.25,r.26,r.27,r.28,r.29,r.30     );
	pin (      s.1, s.2, s.3, s.4, s.5, s.6, s.7,
	      s.8, s.9,s.10,s.11,s.12,s.13,s.14,s.15,
	     s.16,s.17,s.18,s.19,s.20,s.21,s.22,s.23,
	     s.24,s.25,s.26,s.27,s.28,s.29,s.30,s.31);
	net internal : ( r.0, s.1);	net internal : ( r.1, s.2);
	net internal : ( r.2, s.3);	net internal : ( r.3, s.4);
	net internal : ( r.4, s.5);	net internal : ( r.5, s.6);
	net internal : ( r.6, s.7);	net internal : ( r.7, s.8);
	net internal : ( r.8, s.9);	net internal : ( r.9,s.10);
	net internal : (r.10,s.11);	net internal : (r.11,s.12);
	net internal : (r.12,s.13);	net internal : (r.13,s.14);
	net internal : (r.14,s.15);	net internal : (r.15,s.16);
	net internal : (r.16,s.17);	net internal : (r.17,s.18);
	net internal : (r.18,s.19);	net internal : (r.19,s.20);
	net internal : (r.20,s.21);	net internal : (r.21,s.22);
	net internal : (r.22,s.23);	net internal : (r.23,s.24);
	net internal : (r.24,s.25);	net internal : (r.25,s.26);
	net internal : (r.26,s.27);	net internal : (r.27,s.28);
	net internal : (r.28,s.29);	net internal : (r.29,s.30);
	net internal : (r.30,s.31);
	}

part bus_shift_2 : virtual {
	/* Shift bus 2 bits up */
	bus (r,s);
	pin ( r.0, r.1, r.2, r.3, r.4, r.5, r.6, r.7,
	      r.8, r.9,r.10,r.11,r.12,r.13,r.14,r.15,
	     r.16,r.17,r.18,r.19,r.20,r.21,r.22,r.23,
	     r.24,r.25,r.26,r.27,r.28,r.29          );
	pin (           s.2, s.3, s.4, s.5, s.6, s.7,
	      s.8, s.9,s.10,s.11,s.12,s.13,s.14,s.15,
	     s.16,s.17,s.18,s.19,s.20,s.21,s.22,s.23,
	     s.24,s.25,s.26,s.27,s.28,s.29,s.30,s.31);
	net internal : ( r.0, s.2);	net internal : ( r.1, s.3);
	net internal : ( r.2, s.4);	net internal : ( r.3, s.5);
	net internal : ( r.4, s.6);	net internal : ( r.5, s.7);
	net internal : ( r.6, s.8);	net internal : ( r.7, s.9);
	net internal : ( r.8,s.10);	net internal : ( r.9,s.11);
	net internal : (r.10,s.12);	net internal : (r.11,s.13);
	net internal : (r.12,s.14);	net internal : (r.13,s.15);
	net internal : (r.14,s.16);	net internal : (r.15,s.17);
	net internal : (r.16,s.18);	net internal : (r.17,s.19);
	net internal : (r.18,s.20);	net internal : (r.19,s.21);
	net internal : (r.20,s.22);	net internal : (r.21,s.23);
	net internal : (r.22,s.24);	net internal : (r.23,s.25);
	net internal : (r.24,s.26);	net internal : (r.25,s.27);
	net internal : (r.26,s.28);	net internal : (r.27,s.29);
	net internal : (r.28,s.30);	net internal : (r.29,s.31);
	}

part bus_shift_3 : virtual {
	/* Shift bus 3 bits up */
	bus (r,s);
	pin ( r.0, r.1, r.2, r.3, r.4, r.5, r.6, r.7,
	      r.8, r.9,r.10,r.11,r.12,r.13,r.14,r.15,
	     r.16,r.17,r.18,r.19,r.20,r.21,r.22,r.23,
	     r.24,r.25,r.26,r.27,r.28               );
	pin (               s.3, s.4, s.5, s.6, s.7,
	      s.8, s.9,s.10,s.11,s.12,s.13,s.14,s.15,
	     s.16,s.17,s.18,s.19,s.20,s.21,s.22,s.23,
	     s.24,s.25,s.26,s.27,s.28,s.29,s.30,s.31);
	net internal : ( r.0, s.3);	net internal : ( r.1, s.4);
	net internal : ( r.2, s.5);	net internal : ( r.3, s.6);
	net internal : ( r.4, s.7);	net internal : ( r.5, s.8);
	net internal : ( r.6, s.9);	net internal : ( r.7,s.10);
	net internal : ( r.8,s.11);	net internal : ( r.9,s.12);
	net internal : (r.10,s.13);	net internal : (r.11,s.14);
	net internal : (r.12,s.15);	net internal : (r.13,s.16);
	net internal : (r.14,s.17);	net internal : (r.15,s.18);
	net internal : (r.16,s.19);	net internal : (r.17,s.20);
	net internal : (r.18,s.21);	net internal : (r.19,s.22);
	net internal : (r.20,s.23);	net internal : (r.21,s.24);
	net internal : (r.22,s.25);	net internal : (r.23,s.26);
	net internal : (r.24,s.27);	net internal : (r.25,s.28);
	net internal : (r.26,s.29);	net internal : (r.27,s.30);
	net internal : (r.28,s.31);
	}

part bus_shift_16 : virtual {
	/* Shift bus 16 bits up */
	bus (r,s);
	pin ( r.0, r.1, r.2, r.3, r.4, r.5, r.6, r.7,
	      r.8, r.9,r.10,r.11,r.12,r.13,r.14,r.15);
	pin (s.16,s.17,s.18,s.19,s.20,s.21,s.22,s.23,
	     s.24,s.25,s.26,s.27,s.28,s.29,s.30,s.31);
	net internal : ( r.0,s.16);	net internal : ( r.1,s.17);
	net internal : ( r.2,s.18);	net internal : ( r.3,s.19);
	net internal : ( r.4,s.20);	net internal : ( r.5,s.21);
	net internal : ( r.6,s.22);	net internal : ( r.7,s.23);
	net internal : ( r.8,s.24);	net internal : ( r.9,s.25);
	net internal : (r.10,s.26);	net internal : (r.11,s.27);
	net internal : (r.12,s.28);	net internal : (r.13,s.29);
	net internal : (r.14,s.30);	net internal : (r.15,s.31);
	}

part bus_merge_8 : virtual {
	/* Merge two 8 bit bus bytes contained within a 16 bit bus word */
	/* Merge the parity signals, too */
	bus (r,m);
	pin ( r.0, r.1, r.2, r.3, r.4, r.5, r.6, r.7,r.p0,
	      r.8, r.9,r.10,r.11,r.12,r.13,r.14,r.15,r.p1);
	pin ( m.0, m.1, m.2, m.3, m.4, m.5, m.6, m.7, m.p0);
	net internal : ( r.0, r.8,m.0);	net internal : ( r.1, r.9,m.1);
	net internal : ( r.2,r.10,m.2);	net internal : ( r.3,r.11,m.3);
	net internal : ( r.4,r.12,m.4);	net internal : ( r.5,r.13,m.5);
	net internal : ( r.6,r.14,m.6);	net internal : ( r.7,r.15,m.7);
	net internal : (r.p0,r.p1,m.p0);
	}

/*______________________________________________________________*/
/* Logical Library definition file end */

end.